(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-214651

						, (, .,,, .)
(51) Int.CL*		識別記号	FΙ			
	27/108		H01L	27/10	6	25A
	21/8242			21/302		J
	21/3065					

審查請求 未請求 請求項の数3 OL (全 9 頁)


(21)出願番号	特蘭平1011293	(71)出職人	000003078		
			株式会社東芝		
(22)出廣日	平成10年(1998) 1 月23日		神奈川県川崎市幸区場川町72番地		
		(72)発明者	森門 六月生		
			神奈川県横浜市磯子区新杉田町8番地 株		
			式会社東芝橋派事業所内		
		(72)発明者	松山 日出人		
			神奈川県横浜市磯子区新杉田町8番地 株		
			式会社東芝橋浜事業所内		
		(72)発明者	大岩 袖久		
			神奈川県横浜市磯子区新杉田町8番地 株		
			式会社東芝横浜事業所内		
		(74)代理人	弁理士 外川 英明		
		1	最終目に続く		

(54) [発明の名称] 半導体装置の製造方法

(57)【要約】

【課題】 薄膜フォトレジストによりリソグラフィのマージン拡大を図ると共に、ハードマスクを用いて基板加工を行うことにより、微欄加工を可能とした半導体装置の製造方法を提供する。

【解決手段】 基板10に、整生数2と酸代数の機能 酸マスクを用いてキャパシタ用清を形成する。酸化製金 除去した後、強化数22による及差が残るな物電でキャパ シタ用清内にキャパシタク機能を使うしてキャパシタノー ド34を型か込む。次に基板に能り類24を美画が平坦 になるようた形成し、この上にフォトレジスト26を均一 ずる。CF系がスとれずみを含むエッチングガスを用 いたRIEにより酸化膜24板がその下の発性数22を 連続的にエッチングしてハードマスクを形成し、これを 用いて基板10をエッチングして素子分離用湯27を形 成する。



【特許請求の範囲】

【請求項1】 半導体基板にシリコン窒化膜と第1のシ リコン酸化膜の積層膜からなる第1のハードマスクをパ ターン形成する工程と、

前記第1のハードマスクを用いて前記半導体基板をエッ チングして漢を形成する工程と、

前記第1のハードマスクのうち第1のシリコン酸化膜を 除去した後、前記シリコン學化膜による段差が残る状態 で前記溝内に所定材料膜を埋め込む工程と、

前記半満体基板に第2のシリコン酸化膜を表面が平坦に なるように形成する工程と、

前記第2のシリコン酸化膜上にフォトレジストを均一厚 みをもって塗布しこれを露光してフォトレジストパター ンを形成する工程と、

前記フォトレジストパターンを用い、少なくともCF系 ガスとArガスを含むエッチングガスを用いた異方性ド ライエッチングにより前記第2のシリコン酸化膜及びそ の下のシリコン管化膜を連続的にエッチングして第2の ハードマスクをパターン形成する工程と、

前記第2のハードマスクを用いて前記半減仏基板を加丁 処理する工程と、を有することを特徴とする半導体装置 の製造方法。

【請求項2】 半薄体基板にシリコン管化膜と第1のシ リコン酸化膜の積層膜からなる第1のハードマスクをパ ターン形成する工程と、

前記第1のハードマスクを用いて前記半導体基板をエッ チングしてキャパシタ用達を形成する工程と

前記第1のハードマスクのうち第1のシリコン酸化粧を 除去した後、前記シリコン螢化膜による段差が残る状態 で前記キャパシタ用溝内にキャパシタ絶縁膜を介してキ ャパシタノードとなる薄電材料を埋め込んでDRAMセ ルのトレンチキャパシタを形成する工程と、

前記半導体基板に第2のシリコン酸化膜を表面が平坦に なるように形成する工程と

前記第2のシリコン酸化膜上にフォトレジストを均一厘 みをもって塗布しこれを露光してフォトレジストパター ンを形成する工程と、

前記フォトレジストパターンを用い、少なくともCF系 ガスとArガスを含むエッチングガスを用いた異方性ド ライエッチングにより前記第2のシリコン酸化糖及びそ の下のシリコン管化膜を連続的にエッチング1.で第2の ハードマスクをパターン形成する工程と、

前記第2のハードマスクを用いて前記半導体基板をエッ チングして素子分離用濃を形成する工程と、

前記素子分離用溝に素子分離用絶縁膜を埋め込み形成す る工程と.

前記第2のハードマスクを除去して露出した前記半導体 基板の素子形成領域にDRAMセルのMOSトランジス タを形成する工程とを有することを特徴とする半導体装 置の製造方法。

【請求項3】 前記第2のシリコン酸化膜は、有機才キ シシランを原料とする減圧CVD法によるシリコン酸化 膜、減圧CVD法によるボロンドープのシリコン酸化膜 の少なくとも一方であり、

前記エッチングガスは、CHF₃、CF₄及びArガスを 含む混合ガスであることを特徴とする請求項1又は2に 記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、トレンチキャパ シタ構造のDRAM等の製造に適用して有用な半進体装 置の製造方法に関する。

[0002]

【従来の技術】1トランジスタ/1キャパシタのメモリ セルを有し、トレンチキャパシタ構造を有するDRAM の製造工程として、従来次のようなものが知られてい る。まず、シリコン基板にシリコン袋化膜 (SiN膜) とシリコン酸化膜(SiO,膜)の積層膜によるハード マスクをパターン形成し、このハードマスクを用いて基 板をエッチングして、後に形成される鳥状の薬子形成領 域の端部に位置するようにキャパシタ用漆を加工する。 この溝には、傾壁にキャパシタ絶縁膜を形成した徐キャ パシタノードとなるポリシリコン等を埋め込む。

【0003】図14は、この様にしてシリコン基板10 1にキャパシタ用溝103が形成され、この溝103に ポリシリコン104が埋め込まれた状態を示している。 溝上部には、分離用のシリコン酸化膜105が形成さ れ、このシリコン酸化膜105より下部の図では省略さ れている部分にキャパシタ絶縁膜が形成されている。ハ ードマスクとして用いられたシリコン窒化膜/シリコン 酸化膜の積層膜のうち、シリコン酸化膜は除去されて、 シリコン学化膜102のみ残されている。

【0004】この後、シリコン築化膜102を残したま ま、素子分離工程のために、図15に示すように、反射 防止膜106を介してフォトレジスト107を塗布す る。そしてこのフォトレジスト107を露光し、島状の 素子形成領域を覆うようにレジストパターンを形成し て、図16に示すように、素子分離領域のシリコン等化

膜102及びシリコン基板101をエッチングして、素 子分離用溝108を加工する。 【0005】この後、形成された素子分離用流108に

は素子分離用絶縁膜を埋め込み形成する。このようにし て、互いに分離された各素子形成領域に、MOSトラン ジスタを形成する、MOSトランジスタのゲート電極 は、複数の素子形成領域にまたがって連続的に配設され て、これがワード線となる。その後、層間絶縁膜を堆積 し、コンタクト孔開けを行って、ピット線を配設する。

[0006] 【発明が解決しようとする課題】上述した従来のトレン

チキャパシタ構造のDRAM製造工程において、サブミ

クロン・ハール吸いはサブクォーターミクロン・ルールで微糊加工を行う場合には、リソグラフ・技術のマージ ンを大きいものとするために、0.6μm程度の薄膜フォトレジストを用いることが必要になる。一般にNAの大きい条が検露光装置を用いて高解像度を得ようとする と、焦点深度が小さくなるという関係があるため、0.8μm以上といった厚いフォトレジストでは微細レジストパターンを十分を解像度でパターニングすることが建しいからである。

【007】しかし、トレンチキャバシタ形成後の基板 表面には、図14に示すようにシリコン湿化膜 102に よる段差があため、この枝のレジスト陸本工能で平坦 に塗布したフォトレジスト107の厚みは、シリコン湿 化膜102上で0.6μmとしても、段差部がではより 別いものとなる。例えば、シリコン窒化膜102を0. 15μm厚とし、清103に埋め込んだポリシリコン1 04の面位置が基板面から0.05μm低いものとする と、段差部グでフォトレジスト107は0.8μmの厚 みとなる。リソグラフィのマージンは、フォトレジスト の厚みで情報されるをかり、薄膜フォトレジストを用いた 程にはマージンの拡大がないことになる。

[0008]また、フォトレジスト107を0.6μm 程度の薄いものとすると、図16に示す次の基度エッチ ング工程にドライエッチングを用いたときに、フォトレ ジスト107とシリコン基板101歳いはシリコン窒化 膜102との間で大きな選択比をとることができないか ら、所望の素子分離加工ができない、といった事態が生 じる。

【0009】この発明は、上記學情を考慮してなされた ので、段差がある基板上でのリソグラフィを平坦面で 行うようにしてマージン版とを図るとともに、薄膜フォ トレジストを用いたシリコン微化膜/シリコン窒化膜の 積層限エッキングを所定のガス条件のドライエッキング で行うことにより、酸繊加工を可能とした半導体装置の 製造方法と提供することを目的としている。 【0010】

 ングにより前記第2のシリコン酸化膜及びその下のシリ コン窒化膜を連続的にエッチングして第2のハードマス クをパターン形成する工程と、前記第2のハードマスク を用いて前記半導体基板を加工処理する工程と、を有す ることを特徴とする。

【0011】この発明に係る半進体装置の製造方法はま た、半導体基板にシリコン窒化膜と第1のシリコン酸化 膜の積層膜からなる第1のハードマスクをパターン形成 する工程と、前記第1のハードマスクを用いて前記半導 体基板をエッチングしてキャパシタ用溝を形成する工程 と、前記第1のハードマスクのうち第1のシリコン酸化 膜を除去した後、前記シリコン第化膜による段差が残る 状態で前記キャパシタ用溝内にキャパシタ絶縁膜を介し てキャパシタノードとなる導電材料を埋め込んでDRA Mセルのトレンチキャパシタを形成する工程と、前記半 導体基板に第2のシリコン酸化膜を表面が平坦になるよ うに形成する工程と、前記第2のシリコン酸化膜上にフ オトレジストを均一厚みをもって塗布しこれを露光して フォトレジストパターンを形成する工程と、前記フォト レジストパターンを用い、少なくともCF系ガスとAr ガスを含むエッチングガスを用いた異方性ドライエッチ ングにより前記第2のシリコン酸化膜及びその下のシリ コン氧化膜を連続的にエッチングして第2のハードマス クをパターン形成する工程と、前記第2のハードマスク を用いて前記半導体基板をエッチングして素子分離用溝 を形成する工程と、前記案子分離用溝に業子分離用絶縁 膜を埋め込み形成するT程と、前記第2のハードマスク を除去して露出した前記半導体基板の素子形成領域にD RAMセルのMOSトランジスタを形成する工程とを有 することを特徴とする。

[0012] この発明において好ましくは、前記第2の シリコン酸化酸として、有限オキシシランを取料とする 数据CVD法によるリコン酸化酸、接圧CVD法によ るボロンドーアのシリコン酸化酸の少なくとも一方が用 いられ、その場合に前記エッチングガスは、CHF₂。 CF, 及びA・アルスを含む混合ガスが用いられる。

【0013】この発明によると、シリコン発化膜による 放差がある状態でシリコン型化膜の側口部にトレンチキャパシタ等が形成され、その検更に基板加工規をを行う 場合のリングラフィ工程は、段差のある基度表面をシリ 場合のリングラフィ工程は、段差のある基度表面をシリテン酸化膜により平坦化してフォトレジストをカー厚み をもって禁布して行われる。従って薄膜フォトレジスト によるリングラフィのマージン拡大が可能である。また は多りグラフィのマージン拡大が可能である。また は今られたフォトレジストパケンを用いて理化に用い たシリコン酸化膜と下地のシリコン強化膜の積積膜を CF系ガスとArガスを含むエッチングリスを用いた表 力性ドライエッチングによりエッチングし、これにより 形成されたハードマスクを用いて素子が繊維形成が多の 必要版加工処理を行う。これにより、微細寸法の素子形 成領域を持つDRAM等の製造が可能になる。

[0014]

度の深いものとする。

【発明の実施の形態】以下、図面を参照して、この発明 を深いトレンチを用いたトレンチキャパシタ構造のDR AMに適用した実施例を説明する。図1は、キャパシタ 用溝の形成工程の断面図である。シリコン基板10はこ の例ではp型層11、n-型層12及びp型層13から なる。このシリコン基板10に、6 nm程度の熱酸化膜 21を形成し、この上に減圧CVD法又はスパッタ法に より0.22μm程度のシリコン瑩化膜22、更にCV D法により0.7 um程度のシリコン酸化膜23を順次 積層形成する。この積層膜上にフォトレジスト(図示せ ず)を塗布してリソグラフィ工程を行う。形成されたレ ジストパターンを用いてシリコン酸化膜23、シリコン 窒化膜22及び熱酸化膜21を順次エッチング除去す る。これにより、シリコン窒化膜22とシリコン酸化膜 23の積層膜による第1のハードマスクが得られる。こ のハードマスクのパターニング後、フォトレジストは除 去し、得られたハードマスクを用いて、RIE法により シリコン基板10をエッチングして、図示のようなキャ パシタ用漆31を加工する。溝31は例えば、7µm程

【0015】次に、図2に示すように、まず砒素ドープ ポリシリコンをCVDとドライエッチングにより溝31 に所定深さに埋め込み、これを固相拡散源として用い て、溝31に沿ってプレート電極となるn型層33を形 成する。一日砒素ドーアポリシリコンを除去して、溝3 1の側壁にキャパシタ絶縁膜32を形成する。キャパシ タ絶縁膜32は例えば、減圧CVD法によるシリコン管 化膜とその表面に形成した酸化膜とからなるシリコン窒 化酸化膜 (NO膜) である。そして再度砒素ドープポリ シリコンを減圧CVDとドライエッチングにより溝31 に所定深さに埋め込んで、その上部のキャパシタ絶縁膜 を除去し、そのあとにカラーとなるシリコン酸化膜35 を、CVDとドライエッチングにより形成する。更に砒 素ドープポリシリコンをCVDとドライエッチングによ り清31に基板表面から約0.12 μmの深さに埋め込 み、その上に露出しているシリコン酸化膜35をHF系 のウェットエッチングにより約0.18 µmの深さまで 除去する。このシリコン酸化膜35が除去された部分に は、将来溝31内のポリシリコン34からの固相拡散に より、MOSトランジスタの拡散層とキャパシタを接続 するための埋め込みストラップが形成される部分となる ので、その深さの制御は重要である。そしてこの後、溝 31内には、高抵抗ポリシリコンを、CVDとドライエ ッチングにより基板表面から0.4μmの深さに埋め込 む、これは、後述するように素子分離絶疑膜を埋め込ん でその上に通過ワード線を配設したときに、通過ワード 線とキャパシタノードの短絡を確実に防止するためであ 3.

【0016】この様にして、図2に示すように、キャパ

シタノード34が悪め込み形成され、トレンチキャバシ タ20 が得られる。以上のトレンチキャバシク20 の形 成工程の間。シリコン登化版22 とはキャバシク第域外の 基板面を覆い、ボリシリコンその他の清31への複数回 の型め込み工程でのエッチングストッパとしての働き。 する。以上のトレンチキャパシク20の形成後、図2に 示すようにシリコン登化版22を残した状態で、次の素 子分離用湯を加工するためのリソグラフィ工程に入る。 【00171 なち、図20の服で基板平面図は、図11 のようになっている。確雄で囲まれた領域が業子形成領 域30 (活性)域として使用されるが、この段階では まだ業子分離されていない。場盤を施してったシリン 望化膜22の素子形成領域30の端部に位置する間口部 にトレンテキャバシタ20 が形成されている。図2は、 図11のA-イ、位置の断面を示している。図2は、 図11のA-イ、位置の断面を示している。図2は、 図11のA-イ、位置の断面を示している。

【0018】前途のように、トレンチキャバシタ20が 形成された部分には、ほぼシリコン窒化膜22の膜厚 決まる0.2μm型度の限差があるから、リソプラフィ 工程に入る前に、図3に示すように、シリコン酸化膜24 母を境積して表面を単低である。シリコン酸化膜24は 例えば、有機オキシシランを取料とする減圧CVD法に よるシリコン酸化膜(以下、下EOS膜という)入13 級圧CVD法によるボロンドーブのシリコン酸化膜(以 下、BSG膜という)であり、膜厚は約0.3μmとす あ

○・【
(10019】こうして平坦化された基板上に、図3に示すように、有機2粒級からなる反射防止膜25を形成し、その上にフォトレジスト26を0、6μm塗布する。そしてこのフォトレジスト26を選び機して、図4に示すように素子は頻繁を覆うレジストパターンを 形成する。理解フォトレジス-26は基準とサット厚みを有するから、このリソグラフィは高解健度で行われる。図12は、この段階での平面図を示しており、図4は図12の4へが位置の部面に対応する。図12は、10円間での平面図を示しており、図4は図12の4へが位置の部面に対応する。図12は、10円に

【0021】 好ましいエッチングガスの染件は、シリコン酸化膜24がTEOS膜の場合は、CHF₃/CF₄/A κ / O₂=56/14/70/5 [SCCM]であり、シリコン酸化膜24がBSG膜の場合は、CHF₃/CF₄/Ar=56/14/70 [SCCM]である。この条件を用いることにより、フォトレジスト26

が0.6μmという薄膜であっても、シリコン窒化膜2 2とシリコン酸化膜24の積層膜を同時にエッチングすることができる。

【0022】上述のエッチングガスを用いたシリコン酸化限24及びシリコン築化度22のエッナン/工程には、エッチングの進行と同様に、Si - C結合を含むある種のボリマーが生成されてフォトレジスト26の表面シリコン発化限22の間面に推構するという氏めが生じ、これがフォトレジスト26自身のエッチングの進行を申している。このことが、薄膜フォトレジスト26日まのエッチングを可能としている。特に、フォトレダスト26年ェチングを可能としている。特に、フォトレダスト26年ェチングを可能としている。特に、フォトレダスト26年ェチングを可能としている。特に、フォトレダストンで表すが可能としている。特に、フォトレダス中であり、エト26年ェナングとよる側面のに付着するボリマーは、横方向エッチングによる側面の たまずが重性となっている。

【0023】以上のエッチング工程で残ったフォトレジ れト26はその検刺館する。 裁いて、パターニングされ たシリコン酸化原24とシリコン盤化原22からなる第 2のハードマスクを用いて、NF₂/A F設合ガスをエ リフェッチングガスとして用いたR IE 医法によりシリコン基板 10をエッチングし、図6に示すように約0、35μm の深さの第千分離用消27を形成する。なおこの実施研 では、シリコン基板エッチング前にフォトレジスト26 を到離したが、これを到離することなく基板エッチング を行ってもよい、この基板エッチング工程でシリコン盤 化原22上に残るシリコン酸化原24は、0、2μm程 度である。この残されたシリコン酸化原24は、HF系 のウェットエッチングにより除去する。

【0024】このHF系のウェットエッチング工程で は、紙面に悪直な方向の顔面に露出するシリコン窒化膜 22の下地の洗験化膜21の横方向エッチングが生じ、 この横方向エッチングが大きいと、技に形成される素子の特性多化の原因となる。この対策のためたは、シリン酸化膜24としてBSG膜を用いることが好ましい。 BSG膜は、熱酸化膜に対してウェットエッチングの選択比が大きく、横方向エッチングを抑えることができるからである。

【0025】そして、シリコン基板表面に実験化限を消 成した後、減圧CVD法によりシリコン酸化酸を堆積 し、シリコン窒化膜22をエッチングストッパとしてC MP処理を行って平坦化して、図7に示すように、シリ コン窒化膜22とは同ドロ砂塩になるように、半分解 絶縁酸であるSTI (Shilow Trench Isolation) 膜2 8を埋め込み形成する、この状態で、イオン注入により 各素子質減のフェル形成を行り (図示しない)。 【0026】この後、シリコン窒化膜22をリン酸によ りエッチング除去して素子形成削級の基度面を露出さ 、MOSトランジスケ形成工程に入る、ため2007の状 のび、MOSトランジスケ形成工程に入る、ため2007の状 懸からシリコン望化限22をエッチング除去すると、素 子分離領域のST I 膜28が凸状になるが、この凸を小 さくするために、予めST I 膜28の表面をリセスして おくことが好ましい。図8以降の図面は、ここまでの図 面に比べて錦小して示している。まず図8に示すよう に、ゲート酸化度41を形成した後、オリシコン膜4 2 a及びWS I 膜42 bの積層膜によるゲート電極42 をシリコン端化膜43をマス分としてパケーン形成し、 シリコン端化膜43をマス分としてパケーン形成し、 シリコン端化原よる硬建砂線44を形成した後、イ オン注入によりソース、ドレインのn+型鉱散層46、 47を形成する。一方の散形層47は、キャパシタノー ド34からの機力向舷散により形成される拡散層48を 介して、キャパシタノード34に接続される。

[0027] なおゲート電極42は、複数の素子領域に またがって都面に差重方向に達接的に配設されてワード 線となる。その平面図を図13に示す。図8は、図13 のA-A′位置の断面に対応する。

【0028】その後、図9に示すように、層間絶縁膜5 1を形成し、これにビット線コンタクト孔を加工し、こ のコンタクト孔にポリシリコン52を表面が平坦になる ように埋め込んだ後、W限によるビット線53を形成す る。

【0029】その後更に、図10に示すように、層間絶 縁膜54を堆積し、この上にワード線を裏打ちする第1 層A1配線55を形成し、更に層間絶縁膜56を堆積し て第2層A1配線57を形成し、最後にパシベーション 勝58を非成して、DRAMが空球する。

【0030】以上のようにこの実施例では、トレンチキ ャパシタ形成後のシリコン窒化膜22による段差がある 状態で、次の素子分離潰加工のための薄膜フォトレジス トによるリソグラフィを行うために、図3で説明したよ うにシリコン酸化膜24により基板を平坦化している。 これにより、薄膜フォトレジスト26を基板面上で均一 厚みとすることができ、高解像度のリソグラフィが可能 となる。またパターニングれたフォトレジスト26を用 いたシリコン酸化膜24とシリコン窒化膜22のエッチ ング工程には、CHF3/CF4/Arを含むエッチング ガスを用いたRIEを用いており、このエッチングガス 条件を最適設定することにより、フォトレジスト26が 6μmという薄いものであっても、素子分離潰加工。 のためのシリコン酸化膜/シリコン管化膜の潴漏膜に上 るハードマスクを高精度にパターン加工することができ る。そして、このハードマスクを用いて素子分離用の基 板エッングを行うことにより、基板エッチングの選択比 を十分大きくとることができ、高精度の基板加工ができ る.

【0031】以上により、サブミクロン或いはサブクォーターミクロンのデザインルールでトレンチキャパシタ 構造のDRAMを高精度に作ることが可能になる。この発明は、DRAMの製造に限られるものではなく、類似 の基板加工工程を必要とする他の半導体装置の製造に同 様に適用することが可能である。

【0032】 【発明の効果】以上述べたようにこの発明によれば、リ

1 がかりのかまり、LLがベンス)トにかかったがは、メリイラフィ 工程をシリコン 散化酸/アザル化した素板面で 行うようにすると共に、フォトレジストパターンによる シリコン 散化酸/シリコン 登化酸の積層酸エッチングを 所定のガス条件の顕方性ドライエッチングで行ってその 後の基板加工処理のハードマスクを形成することによ

り、その後の基板加工処理を高精度に行うことが可能に なる。特にこの発明をトレンチキャバシク構造のDRA Mの製造に適用すれば、微細なデザインルールでのDR AM製造が可能になる。

AM製造が可能になる。

【図面の簡単な説明】 【図1】この発明の一実練例によるDRAMのキャパシ

夕用溝形成工程の断面図である。

【図2】同実施例のキャパシタノード埋め込み工程の断 面図である。 【図3】同実施例において基板を平坦化してフォトレジ

ストを独布した状態の断面図である。

【図4】同実施例においてフォトレジストをパターン形成した状態の断面図である。

【図5】同実施例においてレジストパターンを用いてシ リコン酸化膜/シリコン窒化膜をエッチングした状態の 断面図である。

【図6】同実施例において、シリコン酸化膜/シリコン

窒化膜のハードマスクを用いて素子分離用清を形成した 状態の断面図である。

【図7】同実施例において、素子分離絶縁膜を埋め込ん だ状態の断両図である。

【図8】同実施例において、MOSトランジスタを形成 した状態の斯面図である。

【図9】同実施例において、ビット線を形成した状態の 断面図である。

【図10】同実施例におけるDRAM完成後の断面図である。

のも。 【図11】図2の工程に対応する基板平面図である。

【図11】図2の工程に対応する基板平面図である。 【図12】図4の工程に対応する基板平面図である。

【図13】図8の工程に対応する基板平面図である。 【図14】従来のDRAM製造工程におけるキャパシャ


【図14】従来のDRAM製造工程におけるキャバシタ ノード埋め込み工程の断面図である。

【図15】従来のDRAM製造工程における素子分離溝 加工のためのリソグラフィ工程を示す断面図である。


MLのためのリソクラフィ工程を示す 断剛図である。 【図16】従来のDRAM製造工程における素子分離清 加工のためのリソグラフィ工程を示す断面図である。 【谷号の説明】


10…シリコン基板、22…シリコン溢化膜、23…シ リコン族化膜、31…キャパシク用源、32…キャパシ ク齢経験、33…1四層、34…キャパシクード、2 0…トレンチキャパシタ、26…フォトレジスト、27 …素子分種用源、28…STI膜、40…MOSトラン ジスタ、


[図1]




[図2]







【図13】



フロントページの続き

(72)発明者 早坂 伸夫 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内